Es ist ein neuer Tag im Labor. FPGA-Implementierung steht an. Die Ansteuerung des MBI5030 läuft mit einem Grayscaleclock von 6,25 MHz, da somit die Teilung des 100 MHz FPGA-Clocks bequem mit Hilfe eines 4 Bit Vektors zu bewerkstelligen ist. Für den Dataclock läuft es genauso, lediglich mit 5 Bit und einer Frequenz von 3,125 MHz. Dadurch erreichen wir bei 12-Bit Betrieb der Treiber und 192 Kanälen pro Rahmen eine Bildwiederholrate von 737 Hz.
Sollte genügen um kein Flackern zu sehen ;)
Wenn wir EMV Probleme auf unserer Datenleitung bekommen, haben wir auch noch genug Luft um die Frequenz zu senken. Und wenn das auch noch keine Besserung bringt, dann teilen wir unsere Datenleitung auf und schieben die Bits parallel raus.
Intern arbeiten wir mit 8 Bit für die einzelnen Farbwerte. Die Treiber wollen allerdings 12 Bit haben. Und dann ist die Lichtstärke der Dioden auch nicht linear zur Stromaufnahme... Die Lösung des Problems: im FPGA eine logarithmische Wertetabelle mit 256 12-Bit Werten. Einfach, aber sehr effektiv.
Keine Kommentare:
Kommentar veröffentlichen